

(11)Publication number:

05-075110

(43) Date of publication of application: 26.03.1993

(51)Int.CI.

H01L 29/74

(21)Application number: 03-233502

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

13.09.1991


(72)Inventor: KUMAGAI NAOKI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To eliminate disadvantages in which a base current must be supplied to a bipolar transistor so as to maintain an ON state and driving energy is increased in a semiconductor in which the transistor and a MOSFET are cascade-connected to be used as a power switching element.

CONSTITUTION: A normally ON type SI thyristor and a MOSFET 2 are cascade- connected thereby to eliminate a base current for maintaining an ON state, and the MOSFET can be turned ON, OFF only by controlling a gate 23. Thus, a switching semiconductor device having a low ON voltage having small driving energy and high speed switching characteristics is obtained, and can be easily formed in a single-chip.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USFIL,

Copyright (C); 1998,2003 Japan Patent Office



(19) 日本国特許庁(JP)

四公開特許公報(A)

(11)特許出願公開番号

特開平5-75110

(43) 公開日 平成5年(1993) 3月26日

(51) Int. Cl. 5

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 29/74

M 7013 - 4 M

N 7013-4 M

審査請求 未請求 請求項の数3

(全5頁)

(21)出願番号

特願平3-233502

(22)出願日

平成3年(1991)9月13日

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 熊谷 直樹

神奈川県川崎市川崎区田辺新田1番1号 富

士電機株式会社内


(74)代理人 弁理士 山口 巖

(54) 【発明の名称】半導体装置

(57)【要約】 (修正有)

【目的】バイポーラトランジスタとMOSFETをカスケード接続して電力用スイッチング素子として用いる半導体装置は、オン状態を維持するためにはバイポーラトランジスタにベース電流を供給せねばならず、駆動エネルギーが大きくなる欠点を改善する。

【構成】ノーマリオン型のSIサイリスタ1とMOSFET2をカスケード接続することにより、オン状態を維持するためのベース電流が不必要となり、MOSFETをゲート23を制御するだけでオンオフできる。これにより駆動エネルギーが小さい低オン電圧と高速スイッチング特性を備えたスイッチング半導体装置が得られ、1チップに構成することも容易にできる。



【特許請求の範囲】・

【請求項1】 ノーマリオン型のSIサイリスタとMOS FETとをカスケード接続し、SIサイリスタのゲート とMOSFETのソースとを接続してなることを特徴と する半導体装置。

【請求項2】第一導電型のドレイン層の上に形成した第 二導電型の層の表面層内に選択的に高不純物濃度のソー ス領域を形成し、そのソース領域の両側に形成された溝 の底部の前記第二導電型層の表面層内にチャネル領域を はさんで第一導電型のゲート領域を形成してなる切り込 10 みゲート形のノーマリオン型SIサイリスタのソース領 域をドレイン領域とし、その上に形成した第一導電型の ベース層の表面層内に選択的に第二導電型のソース領域 を形成し、ソース領域とドレイン領域にはさまれたベー ス層の側面上に絶縁膜を介してゲート電極を設けること によりMOSFETを構成し、SIサイリスタのドレイ ン層に接触する第一主電極と、MOSFETのベース 層, ソース領域およびSIサイリスタのゲート領域に共 通に接触する第二主電極とを設けてなる請求項!記載の 半導体装置。

【請求項3】第一導電型のドレイン層の上に形成した第 二導電型の層の表面層内に第二導電型で高不純物濃度の ソース領域を形成し、そのソース領域の両側に第二導電 型のチャネル領域をはさんで第一導電型のゲート領域を 形成してなる表面ゲート型のノーマリオン型SIサイリ スタのチャネル領域およびソース領域をドレイン領域と し、ゲート領域の表面層内に選択的に第二導電型のソー ス領域を形成し、そのソース領域および前記SIサイリ スタのチャネル領域にはさまれた前記SIサイリスタの を設けることによりMOSFETを構成し、SIサイリ スタのドレイン層に接触する第一主電極と、SIサイリ スタのゲート領域およびMOSFETのソース領域に共 通に接触する第二主電極を設けてなる請求項1記載の半 導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、二つの素子をカスケー ド接続(縦続接続)してなる電力用スイッチング素子と して用いられる半導体装置に関する。

[00002]

【従来の技術】低オン電圧と高速スイッチング特性を兼 ね備え、モータ駆動などに電力用スイッチング素子とし て使用される半導体装置の一つのカスケードBi-MOS 半導体装置がある。これは図2に示すようにバイポーラ トランジスタ3とMOSFET2を、バイポーラトラン ジスタ3のエミッタ31とMOSFET2のドレイン22を 接続することによりカスケード接続したのである。そし てバイポーラトランジスタ3のベース端子34はベース電 源35に接続されている。この半導体装置をオン状態にす 50 るため、駆動電力が大きいという欠点がある。

るには、MOSFET2のソース21、ゲート23間にゲー トしきい値以上の電圧を印加する。これによりMOSF ET2がオンすると、ベース電源35によりバイポーラト ランジスタ3のベース32とエミッタ31とが順方向バイア スされるために、トランジスタ3にベース電流が流れて オンする。これに伴いトランジスタ3のコレクタ電流は オンしているMOSFET2を流れるため、この半導体 装置全体のアノード端子41とカソード端子42との間がオ ン状態になる。一方、MOSFET2のソース21, ゲー ト23間の印加電圧をゲートしきい値電圧以下とするとM OSFET2はオフする。これにより、バイポーラトラ ンジスタ3のベース電流は供給されなくなると共に、今 までコレクタ33からエミッタ31に流れていた主電流は、 MOSFET2がオフ状態となることによりコレクタ33 からベース32に流れる。このためトランジスタ3のコレ クタ33、ベース32間の接合は急速に逆回復し、半導体装 置全体として高速でオフ状態にすることができる。

【0003】本半導体装置の特徴は、オフ状態の耐圧は バイポーラトランジスタ3のコレクタ33, ベース32間の 20 接合で持つため、耐圧は通常のトランジスタの耐圧V CEO ではなく、VCBO となり高耐圧化でき、MOSFE T2の耐圧は低くて良いためオン抵抗の低い低耐圧MO SFETが使用できる点である。これにより低オン電圧 で高速のスイッチングが可能となる。

【0004】図3は図2の半導体装置を1チップに構成 したもので、図中の電極、端子に付せられた符号は、図 2の等価回路における対応する個所に付せられた符号と 同一である。この半導体装置はn⁺ 基板51とその上のn - エピタキシャル層52をコレクタ、その上のpエピタキ ゲート領域の部分の表面上に絶縁膜を介してゲート電極 30 シャル層53をベース、その上に選択的に積層されたn層 54をエミッタとするバイポーラトランジスタと、n層54 をドレインとし、その上に積層されたpベース層55の表 面からの不純物拡散により選択的に形成された n + 領域 56をソースとし、それらの側面上にゲート絶縁膜57を介 してゲート電極23を設けることにより構成されたMOS FETとが n層54を介してカスケード接続されたもので ある。そして、n+ 基板51に接触するコレクタ電極33に アノード端子41が、pベース層55の露出面およびn+ソ ース領域56に共通に接触し、ゲート電極23と層間絶縁膜 58によって絶縁されたソース電極21にカソード端子42 が、pベース層53に接触するベース電極32にベース端子 34が、またゲート電極23にゲート端子24がそれぞれ接続 されている。

[0005]

【発明が解決しようとする課題】上記のカスケードBi-MOS半導体装置は、低オン電圧で高速スイッチングが 可能であり、ゲート駆動であるために駆動用信号回路は 簡略化されるものの、オン状態を維持するためにはバイ ポーラトランジスタ3にベース電流を供給する必要があ

3

【0006】本発明の目的は、二つの素子のカスケード接続により低オン電圧で高速スイッチングを可能にすると共に、駆動エネルギーの小さい半導体装置を提供することにある。

[0007]

【課題を解決するための手段】上述の目的を達成するた めに、本発明の半導体装置は、ノーマリオン型のSIサ イリスタとMOSFETとをカスケード接続し、SIサ イリスタのゲートとMOSFETのソースとを接続して なるものとする。そして、第一導電型のドレイン層の上 10 に形成した第二導電型の層の表面層内に選択的に第二導 電型で髙不純物濃度のソース領域を形成し、そのソース 領域の両側に形成された溝の底部の前記第二導電型層の 表面層内にチャネル領域をはさんで第一導電型のゲート 領域を形成してなる切り込みゲート形のノーマリオン型 SIサイリスタのソース領域をドレイン領域とし、その 上に形成した第一導電型のベース層の表面層内に選択的 に第二導電型のソース領域を形成し、ソース領域とドレ イン領域にはさまれたベース層の側面上に絶縁膜を介し てゲート電極を設けることによりMOSFETを構成 し、SIサイリスタのドレイン層に接触する第一主電極 と、MOSFETのベース層、ソース領域およびSIサ イリスタのゲート領域に共通に接触する第二主電極とを 設けてなることが有効である。あるいは、第一導電型の ドレイン層の上に形成された第二導電型の層の表面層内 に第二導電型で髙不純物濃度のソース領域を形成し、そ のソース領域の両側に第二導電型のチャネル領域をはさ んで第一導電型のゲート領域を形成してなる表面ゲート 形のノーマリオン型SIサイリスタのチャネル領域およ びソース領域をドレイン領域とし、ゲート領域の表面層 内に選択的に第二導電型のソース領域を形成し、そのソ ース領域および前記SIサイリスタのチャネル領域には さまれた前記SIサイリスタのゲート領域の部分の表面 上に絶縁膜を介してゲート電極を設けることによりMO SFETを構成し、SIサイリスタのドレイン層に接触 する第一主電極と、SIサイリスタのゲート領域および MOSFETのソース領域に共通に接触する第二主電極 を設けてなることも有効である。

[0008]

【作用】従来のカスケードBi-MOS半導体装置のバイポーラトランジスタの代わりに、高速動作可能で低オン電圧のSI(静電誘導型)サイリスタを用いてMOSFETとカスケード接続することにより低オン電圧で高速スイッチングが可能である。そしてSIサイリスタにノーマリオン型を用いることにより、オン状態を維持するためにベース電流を供給する必要がなく、MOSFETのゲートを制御するだけでよい。

[0009]

【実施例】以下、図2.図3と共通の部分に同一の符号を付した図を引用して本発明の実施例について述べる。

図1は本発明の一実施例の半導体装置の等価回路でノー マリオン型のSIサイリスタ1のソース11とMOSFE T2のドレイン22を接続し、SIサイリスタ1のゲート 13をMOSFET2のソース21に接続した構成となって いる。この構成で、MOSFET2のゲート23とソース 21の間にゲートしきい値以上の電圧を印加すると、MO SFET2がオンすると共にノーマリオン型であるSI サイリスターもオンし、アノード端子41からカソード端 子42へ電流が流れ、半導体装置全体がオン状態になる。 一方オフするには、MOSFET2のゲート・ソース間 電圧をゲートしきい値以下にすればよい。これによりM OSFET2はオフ状態になり、MOSFET2のドレ イン22の電位が上昇する。その結果、SIサイリスタ1 のゲート13とソース11の間は逆バイアス状態になり、S 【サイリスタ】がオフする。以上のように本半導体装置 では、図2に示したバイポーラトランジスタ3とMOS FET2のカスケード接続と異なり完全にゲート制御に よる電圧駆動化が可能になり、小さい駆動エネルギーで

オン、オフすることができる。

【0010】図1に示す半導体装置は、当然二つの半導 体チップを用いて構成することも可能であるが、1チッ プ構成とすることも可能である。図4は1チップ構成し た場合の実施例である。この半導体基体では、p * 基板 61の上にnバッファ層62およびn-層63が積層されてい る。さらにその上にn⁺層64およびp層55が積層され、 p層55の表面層内には選択的にn+領域56が形成されて いる。このような積層体の表面の一部はn+ 層64より深 い溝が掘られており、溝の底部には不純物拡散によりp * 領域65が形成されている。このようにしてp * 基板61 をドレイン、n⁺ 層64をソース、p⁺ 領域65をゲートと した切り込みゲート形SIサイリスタが構成され、横方 向拡散により広がったp+ 領域65にはさまれたチャネル 領域66の幅を、例えば5μm以上と比較的広くすること により、このSIサイリスタはノーマリオン特性とな る。また、溝の側面にはゲート絶縁膜57を介してゲート 電極23が形成されており、n⁺ 層64をドレイン、p層55 をベース、n⁺ 領域56をソースとしたMOSFETが構 成されている。そして、p⁺ 基板 l に接触する S I サイ リスタのドレイン電極12にアノード端子41が接続され、 pベース層55の露出面およびn*ソース領域56に共通に 接触し、ゲート電極23と層間絶縁膜58によって絶縁され たMOSFETのソース電極21は、カソード端子42に接 続されると共に、溝の底面でp * ゲート領域65にも接触 している。これにより、図1の等価回路をもつ半導体装 置が1チップ構成される。

【0011】図5は同様に図1の等価回路をもつ半導体装置を1チップ構成した別の実施例で、図4と共通の部分には同一の符号が付されている。この場合はドレインとなる p^+ 基板61, n^+ ので、 n^+ の

4

5

表面ゲート形SIサイリスタが構成され、p領域67にはさまれたチャネル領域66の幅を比較的広くすることにより、ノーマリオン型とされている。そして、ドレインとなるn⁺ 領域64,ソースとなるn⁺ 領域56およびその間の表面上にゲート絶縁膜57を介して設けられたゲート電極23によりMOSFETが構成されている。p領域67の表面層に形成されたp⁺ コンタクト領域68に接触するソース電極21は、MOSFETのソース領域57にも共通に接触しているので、ソース領域57をSIサイリスタのゲート領域67と短絡することになり、図1に示した等価回 10路の接続ができ上がる。

【0012】図1,図4,図5はいずれもNチャネル型MOSFETとPゲートSIサイリスタの組み合わせであるが、導電型を逆にしたPチャネル型MOSFETとNゲートSIサイリスタの組み合わせもあることはいうまでもない。また、nバッファ層6はnベース層をパンチスルー型にして低オン電圧化、高速化をはかるために設けられたものであるが、必ずしも必要でない。

[0013]

【発明の効果】本発明は、従来のバイポーラトランジス 20 タとMOSFETをカスケード接続した半導体装置のバイポーラトランジスタの代わりに、ノーマリオン型SIサイリスタを用いることにより、オン状態を維持するためにバイポーラトランジスタへ供給するベース電流が不必要となり、MOSFETのゲートを制御するだけで良いため、小さい駆動エネルギーでオンオフすることのできる低オン電圧と高速スイッチング特性を備えた半導体装置が得られた。そして、この半導体装置は容易に一つの半導体基体に構成することができ、電力用スイッチング素子として有効に使用できる。 30

【図面の簡単な説明】

【図1】本発明の一実施例の半導体装置の等価回路図

【図2】従来のカスケードBi-MOS半導体装置の等価 回路図

【図3】図2の等価回路をもつ半導体装置の断面図


【図4】図1の等価回路をもつ半導体装置の一実施例の 断面図

【図5】図1の等価回路をもつ半導体装置の別の実施例の断面図


【符号の説明】

- 0 1 SIサイリスタ
 - 11 ソース
 - 12 ドレイン
 - 13 ゲート
 - 2 MOSFET
 - 21 ソース
 - 22 ドレイン
 - 23 ゲート
 - 24 ゲート端子
 - 41 アノード端子
- 0 42 カソード端子
 - 5 5 p ベース領域
 - 56 n⁺ ソース領域
 - 57 ゲート絶縁膜
 - 61 p + 基板
 - 62 nバッファ層
 - 6 3 n = 層
 - 6 4 n⁺ 層
 - 65 p + ゲート領域
 - 66 チャネル領域
- 30 67 pゲート領域
 - 68 p⁺ コンタクト領域


【図1】




【図2】




【図3】



【図5】



【図4】



THIS PAGE BLANK (USPTO)